韬定律V2发布 国产半导体打开新赛道

时间：2026年07月06日 22:25:29 中财网

　　数据显示，2026年7月3日华为何庭波《A Time Scaling Theory for Multi-Layer Electronic Systems》更新至V2版。信息显示，此前其在ISCAS 2026主旨报告提出“韬(τ)定律”，以时间缩微替代几何缩微，通过逻辑折叠等技术压缩信号传播时延、提升晶体管密度。V2版进一步补充了固定工艺节点下LogicFolding量产验证、AI系统级互联及近封装光引擎路径。

　　
　　一份研报观点认为，后摩尔时代产业主线正从几何微缩转向时间优化。研报指出，以时间常数τ作为统一优化目标，可建立τn+1=τn/α的代际规则，将竞争扩展到信号传播、互连时延和系统通信效率的全栈协同。研报认为，在移动SoC场景中，通过晶圆对晶圆混合键合实现逻辑折叠，晶体管密度由155MTr/mm提升至238MTr/mm，等效性能下功耗降低41%，CPU频率从2.75GHz升至3.1GHz，SRAM频率提升逾40%。研报指出，这一路径以架构、工艺、封装协同提高既有节点可用性，显著提升了固定制程的经济价值。

　　
　　研报认为，Unified Bus将端到端远程访问延迟压缩至约100ns，Hi-ONE近封装光引擎实现每模块8Tb/s带宽，3D Folding缓解计算与互联的拓扑赤字，推动AI算力从单卡峰值转向系统有效吞吐。

　　
　　总结起来，研报侧重点是韬定律把国产半导体路径从单纯追赶制程，拓展为围绕时间常数的全栈优化，这将显著抬升EDA、先进封装、超节点服务器、光通信以及国产算力链条的投资价值，相关领域有望迎来技术与订单双重催化。